Laporan Akhir 2
Laporan Akhir 2
(Percobaan 2 T flip flop)
Gambar 3.2 Rangkaian Percobaan 2
Rangkaian T flip-flop sama dengan rangkaian J-K flip-flop, bedanya pada T flip-flop input J dan K dijadikan satu input. ika pin R dan S salah satunya atau keduanya aktif, maka output rangkaian akan memprioritaskan output sesuai dengan tabel kebenaran R-S flip-flop. Sama halnya dengan J-K flip-flop, tabel kebenaran T flip-flop akan sesuai ketika input R-S nya dinonaktifkan. Pada gambar rangkaian di atas input R-S nya aktif low, sehingga untuk menonaktifkan input R dan S yang harus kita inputkan pada rangkaian adalah 1.
Ketika pin R dan S dinonaktifkan, maka output rangkaian sesuai dengan tabel kebenaran T flip-flop. Output T flip-flop sama dengan output J-K flip-flop yang akan berubah ketika input clock mengalami kondisi fall time, yaitu kondisi input berubah dari keadaan high(1) menjadi low(0). Rangkaian T flip flop hanya akan berubah ketika inputan T(pin J dan K) diberi input high(1), yang mana kondisi ini disebut dengan keadaan toogle(berlawanan dengan sebelumnya). Sedangkan jika diberikan input 0(low) maka output tidak akan mengalami perubahan.
5. Video Rangkaian
[Kembali]
6. Analisa
[Kembali]
7. Link Download
[Kembali]
Komentar
Posting Komentar