Laporan Akhir 2

Laporan Akhir 2

(Percobaan 3 Synchronous Binary Counter)

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Pratikum

6. Analisa

7. Link Download

1. Jurnal [Kembali]

Gambar 1.1. Jurnal Percobaan 3a

Gambar 1.2. Jurnal Percobaan 2b

2. Alat dan Bahan [Kembali]

• Saat pratikum:

a.Panel DL 2203D 

b.Panel DL 2203C 

c.Panel DL 2203S

Gambar 2.1. Modul De Lorenzo

d. Jumper

Gambar 2.2. Jumper

 

• Pada Proteus: 

1. IC 74193

Gambar 2.3. IC 74193

        

2. IC 74192

Gambar 2.4. IC 74HC93

 

3. Switch (SW-SPDT)

Gambar 2.5. Switch

          

4.  Logicprobe

Gambar 2.6. Logis Probe

3. Rangkaian Simulasi [Kembali]

Gambar 3.1 Rangkaian Simulasi pada Modul De Lorenzo

Gambar 3.2 Rangkaian Percobaan 3a

Gambar 3.2 Rangkaian Percobaan 3b

4. Prinsip Kerja Rangkaian [Kembali]

• Percobaan 2a      

        Pada percobaan terdapat 2 IC yaitu IC 74193 dan IC 74192. Perbedaan dari kedua IC ini yaitu IC 74193 merupakan IC binary counter yang melakukan counter dari bit 0000 sampai 1111 (0-15), sedangkan IC 74192 merupakan IC BCD counter yang melakukan counter dari bit 0000 sampai 1001 (0-9). Untuk melakukan counter pada IC ini, salah satu dari pin up atau down harus aktif(berlogika 1 pada rangkaian) atau tidak diberi inputan sama sekali, sedangkan pin yang satunya diberi inputan berupa sumber clock atau dilakukan triggrer pada inputannya. Sehingga IC akan melakukan counter up atau down sesuai dengan pin yang diberi input sumber clock atau yang ditrigger. Jadi untuk mekakukan counter up, maka kita harus mentrigger pin up dan memberi input logika 1 untuk pin down. Begitupun sebaliknya, jika ingin melakukan counter down, maka yang ditrigger adalah pin down dan pin up diberi logika 1. Pin MR(Master Reset) berfungsi untuk menol kan atau mereset semua output dari IC tersebut. Pin PL(Parallel Load) berfungsi untuk mengatur output dari IC sesuai dengan logika yang telah diinputkan pada pin D0,D1,D2 dan D3.

• Percobaan 3b        

        Percobaan 3b tidak jauh berbeda dengan percobaan 3a, perbedaannya pada percobaan 3b terdapat gerbang logika dan sumber clock. Sehingga pada percobaan 3 ini, rangkaian dapat melakukan counter secara otomatis dengan syarat pin up/down yang tidak diberi sumber clock harus berlogika 1. Counter dapat dilakukan otomatis, karena pin up/down ditrigger secara otomatis oleh sumber clock.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1. Jelaskan perbedaan percobaan 3a dan percobaan 3b

    Jawab:

        Pada percobaan 3A tidak terdapat gerbang logika dan sumber clock, sehingga untuk melakukan perhitungan dilakukan secara manual dengan memberikan trigger dengan mengubah-ubah saklar spdt. Sedangkan pada percobaan 3B terdapat gerbang logika OR dan sinyal clock sehingga rangkaian dapat melakukan perhitungan secara otomatis.

2. Mengapa pada saat PL aktif tidak dapat count secara otomatis

    Jawab:

        Ketika pin PL aktif maka output dari rangkaian hanya akan dipengaruhi oleh pin D0,D1,D2 dan D3 yang nantinya output dari rangkaian akan mengikuti input dari masing-masing pin tersebut secara berurutan. Keika PL aktif, maka pin up dan down menjadi don't care atau tidak berpengaruh sama sekali.

3. Mengapa pada saat PL mati input B1-B4 menjadi don't care

    Jawab:

        Saat pin PL mati input B1-B4 akan menjadi don't care. Hal ini disebabkan input B1-B4 ini merupakan sebuah data yang di simpan di dalam IC tersebut. Sehingga untuk mebgambil data tersebut pin PL harus kita aktifkan. Jika tidak, output rangkaian hanya akan mengikuti kondisi yang ada, apakah counter up, down atau dalam kondisi reset.

7. Link Download [Kembali]

Download HTML [klik disini]

Download Rangkaian Simulasi 3a [klik disini]

Download Rangkaian Simulasi 3b [klik disini]

Download Video Simulasi [klik disini]

Download Datasheet  IC 74192 [klik disini]

Download Datasheet  IC 74193 [klik disini]

Download Datasheet gerbang logika OR [klik disini]

Download Datasheet Switch [klik disini]